头条今日_全国热点资讯网(头条才是今日你关心的)

今日热点头条资讯
头条才是今日你关心的
首页 > 社会

射频易商城_开关芯片_微波开关芯片研究与设计④

Https://www.RFeasy.cn


导读:很多朋友不知道微波开关的研究与设计,如何选择微波开关。射频易商城RFeasy.cn为你解答微波开关的研究与设计


射频易商城 RFeasy.cn 隶属于电科益储供应链管理(成都)有限公司 旗下的国产化替代解决方案、专业射频微波器材一站式商城。


射频易商城 RFeasy.cn 微波开关库存详情

https://www.rfeasy.cncategory/switch/?filter_brands=lixin



微波开关芯片的研究与设计

就成本和集成度而言, 标准的体硅 MOSFET 无疑是最理想的开关设计选择,但是衬底的低电阻率(0.1Ω*cm 数量级) 会产生严重的信号泄漏和在电路不同器件间建立有害的通路, 从而损害敏感信号并导致非常差的开关性能[10] 。 一种减小衬底耦合效应的有效方法是采用具有深 N 阱(Deep N-well, DNW) 的 Triple-wellCMOS 技术, 典型的 Triple-well NMOS 晶体管物理结构模型如图 1-2(a) 所示。DNW 将常规硅基 CMOS 的硅衬底隔离为体和衬底, DNW 通过大电阻接高电压保证交流浮地和体-DNW 寄生二极管与 DNW-衬底寄生二极管充分反偏, 从而Triple-well CMOS 技术可以看作是将体和衬底用电容隔离开来以减小衬底耦合, 而体也可以独立供电以减小寄生结二极管的影响, Triple-well NMOS 晶体管等效原理图模型如图 1-2(b) 所示。 然而, 随着频率的升高和功率的增加, DNW 的隔离作用越来越小, 衬底导电性的影响将越来越明显。 继续减小晶体管的尺寸能够满足晶体管向更高的频率应用拓展, 但是对功率性能的限制会更加明显。SOI CMOS 技术是体硅 CMOS 工艺的特殊版本, SOI NMOS 晶体管物理结构如图 1-3(a) 所示。 SOI 技术可以提供对有源区完全的氧化物隔离, 这使得 SOI可以采用高阻硅衬底(1KΩ*cm 数量级) , SOI MOSFET 主要通过硅衬底的高电阻率减小衬底损耗, 埋氧层有助于减小衬底耦合效应, SOI NMOS 晶体管的等效原理图模型如图 1-3(b) 所示。

 

推荐产品一、丽芯微电 DC to 18GHz, LXA4207 SPDT开关,射频开关


频率 : DC – 18 GHz
损耗: 1.0 dB
隔离度 : 70 dBm
控制电压 : 控制电压 :0/-5 V

推荐产品二、丽芯微电 DC to 20GHz, LXA4109 SPST开关,射频开关

频率 : DC – 20 GHz
损耗: 1.5 dB
隔离度 : 50 dBm
控制电压 : 控制电压 :0/+3.3 V

射频易商城 官方自营、100%测试;
科研、院校等单位可申请5-100万预授信(联系客服)
射频易商城(成都仓库)发货,并提供售后服务


衰减器 巴伦 滤波器 压控振荡器 

未经允许不得转载:头条今日_全国热点资讯网(头条才是今日你关心的) » 射频易商城_开关芯片_微波开关芯片研究与设计④

分享到:更多 ()
来源:头条资讯网 编辑:xiaoxiwang

评论

留言/评论 共有条点评
昵称:
验证码:
匿名发表